创建最小 PDS 工程
fpga_pds_create_projectCreate a minimal .pds FPGA project with RTL and constraints for pds_shell compilation. Provide a configured board or fully specify family, device, package, and speedgrade to generate a build-ready project.
Instructions
创建一个可供 pds_shell 尝试编译的最小 .pds 工程(RTL/约束/.pds)。器件无关:目标 family/device/speedgrade/package 是板级物理信息,由用户/Target Profile 给定,工具不内置默认/不猜。推荐传 board:(config 的 boards 里一套完整 target,含引脚→自动生成 FDC);或把 4 个字段全显式给。缺则报错点名所缺。
Input Schema
| Name | Required | Description | Default |
|---|---|---|---|
| top | No | 顶层模块名,默认 top | |
| name | No | 工程名/生成的 .pds 文件名,默认 fpga_mcp_demo | |
| board | No | Target Profile 名(config 的 boards[<name>]),一次提供完整 family/device/package/speedgrade(+pins→生成 FDC)。fpga_env 列出已配置 board;未配则向用户询问。 | |
| force | No | 目标目录非空时是否删除重建,默认 false | |
| device | No | PDS device。传了 board 可省;否则必填。 | |
| family | No | PDS family。传了 board 可省(由 profile 提供);否则必填。物理信息,工具不猜。 | |
| package | No | PDS package 器件封装。传了 board 可省;否则必填(真实封装,工具不猜)。 | |
| pinNames | No | 使用 board 完整 Target Profile 时,本设计实际存在的顶层端口子集;物理 loc/freq/iostd 仍全部取 profile。省略=使用 profile 全部 pins。 | |
| projectDir | Yes | 目标工程目录绝对路径;目录不存在则创建 | |
| speedgrade | No | PDS speedgrade。传了 board 可省;否则必填。 |